CY7C1565KV18-500BZXC

El CY7C1565KV18-500BZXC es una SRAM canalizada síncrona de 1,8 V, equipada con arquitectura QDR II+. Similar a la arquitectura QDR II, la arquitectura QDR II+ consta de dos puertos separados: el puerto de lectura y el puerto de escritura para acceder a la matriz de memoria. La expansión de profundidad se logra con selecciones de puerto, lo que permite que cada puerto funcione de forma independiente.

El puerto de lectura tiene salidas de datos dedicadas para admitir operaciones de lectura y el puerto de escritura tiene entradas de datos dedicadas para admitir operaciones de escritura. La arquitectura QDR II+ tiene entradas y salidas de datos separadas para eliminar por completo la necesidad de "cambiar" el bus de datos que existe con los dispositivos de E/S comunes.

Se accede a cada puerto a través de un bus de direcciones común. Las direcciones de lectura y escritura se enganchan en flancos ascendentes alternos del reloj de entrada (K). Los accesos a los puertos de lectura y escritura de QDR II+ son completamente independientes entre sí. Para maximizar el rendimiento de datos, los puertos de lectura y escritura están equipados con interfaces DDR.

Cada ubicación de dirección está asociada con cuatro palabras de 36 bits (CY7C1565KV18) que entran o salen secuencialmente del dispositivo. Debido a que los datos se transfieren dentro y fuera del dispositivo en cada flanco ascendente de ambos relojes de entrada (K y K), el ancho de banda de la memoria se maximiza mientras se simplifica el diseño del sistema al eliminar los "cambios" del bus.

Características del producto