CY7C1565KV18-550BZXC

CY7C1565KV18-550BZXC pertenece a 72 Mbit QDR® Arquitectura de ráfaga de cuatro palabras SRAM II+ (latencia de lectura de 2,5 ciclos) de los componentes electrónicos de Cypress. El puerto de lectura está dedicado a operaciones de lectura y el puerto de escritura está dedicado a operaciones de escritura.

Los datos fluyen hacia la SRAM a través del puerto de escritura y salen por el puerto de lectura. Estos dispositivos multiplexan las entradas de dirección para minimizar la cantidad de pines de dirección requeridos. Al tener puertos de lectura y escritura separados, el QDR II+ elimina por completo la necesidad de "cambiar" el bus de datos y evita cualquier posible contención de datos, lo que simplifica el diseño del sistema. Cada acceso consta de cuatro transferencias de datos de 36 bits en el caso de CY7C1565KV18-550BZXC, en dos ciclos de reloj.

Características del producto

Escribe	Características principales del producto
CY7C1565KV18-550BZXC	Puertos de datos de lectura y escritura independientes separados
	Reloj de 550 MHz para gran ancho de banda
	Ráfaga de cuatro palabras para reducir la frecuencia del bus de direcciones
	Disponible en latencia de ciclo de reloj de 2,5

Descripción del producto

El CY7C1565KV18 es una SRAM canalizada síncrona de 1,8 V, equipada con arquitectura QDR II+. Similar a la arquitectura QDR II, la arquitectura QDR II+ consta de dos puertos separados: el puerto de lectura y el puerto de escritura para acceder a la matriz de memoria. El puerto de lectura tiene salidas de datos dedicadas para admitir operaciones de lectura y el puerto de escritura tiene entradas de datos dedicadas para admitir operaciones de escritura.

La expansión de profundidad se logra con selecciones de puerto, lo que permite que cada puerto funcione de forma independiente. Todas las entradas síncronas pasan a través de registros de entrada controlados por los relojes de entrada K o K. Todas las salidas de datos pasan a través de registros de salida controlados por los relojes de entrada K o K. Las escrituras se llevan a cabo con un circuito de escritura autotemporizado síncrono en el chip.